l
Horário
das aulas (2020/1): 3as./8:50h-10:30h e 6as./10:40h-13:20h,
sala virtual
l
Atendimento:
6as./15:00h-16:00h, sala
virtual
l
Sala virtual: https://conferenciaweb.rnp.br/webconf/luiza-de-macedo-mourelle
l
Calendário
de atividades
l Ementa
l Programa
l Transparências
o
Introdução
à Arquitetura de Computadores (Níveis, Fluxo de
dados, Instruções,
Microinstruções verticais)
o
Organização
de Sistemas de Computadores
o
Paralelismo
a Nível de Instrução
o
Conceitos
de Entrada e Saída
o
Introdução
a VHD
o
Descrição
Comportamental e Estrutural
·
Trabalho
o
Multiplexadores,
Decodificadores
o
Unidade lógica e aritmética,
Deslocador, Lógica de Microsequenciamento
o
Registradores
(memória local)
o
Registrador
de microinstrução, Registrador de endereço para memória, Registrador de dado
para memória
o
Memória
de controle e GSC
o
Processador
o
Relatório
final
l Pesquisa
l The VHDL Cookbook, Peter J. Ashenden
l EVITA – um
tutorial sobre VHDL
l MODELSIM-INTEL
FPGA (simulador para VHDL da INTEL)
l Simulador da
arquitetura de Tanenbaum (manual do usuário)
l Exercícios
o
Lista 1
o
Lista 2
o
Lista 3
o
Lista 4
l Notas 2020/1
l Critério de avaliação: Média =
((Nota1 * 2) + (Nota2 * 2) + Trabalho) / 5
Calendário de Atividades – 2019/2
|
Atividade |
Data |
|
1a. Prova |
23/9/2019 |
|
2a. Prova |
26/11/2019 |
|
Trabalho |
3/12/2019 |
|
Prova de Reposição |
2/12/2019 |
|
Prova Final |
9/12/2019 |
|
Matrícula |
Nota 1 |
Nota 2 |
Trabalho |
Final |
|
201410081811 |
5,7 |
6,4 |
5,3 |
4,7 |
|
201410076711 |
5,9 |
5,3 |
6,1 |
4,5 |
|
201110016112 |
7,1 |
5,9 |
8,4 |
|
|
201510164711 |
4,6 |
4,2 |
8,1 |
4,9 |
|
201510165211 |
7,8 |
6,8 |
6,1 |
|
|
201220452211 |
5,7 |
5,2 |
7,3 |
4,1 |
|
201120426411 |
2,5 |
1,9 |
5,3 |
|
Obs: A
coluna Final se refere à nota obtida
na prova final e não à média final, que deve ser calculada de acordo com o
critério de avaliação.