Oportunidade Para Engenheiro em Florianópolis

Criada em 14/12/2015 08:25 por maperna | Marcadores: estag fen

OPORTUNIDADE PARA ENGENHEIRO (CLT - 40 horas)

Para atuar na área de processamento da fala/voz, com larga experiência prática e/ou mestrado na área de processamento de sinais.

É desejável domínio em:

- Teoria de Processamento digital de sinais em geral,
processamento de sinais de fala/voz e reconhecimento automático da fala.

- Experiência com  treinamento de modelos acústicos e de linguagem e uso das ferramentas MITLM, SRILM, HTK, Julius.
- Conhecimentos avançados em S.O. Linux e linguagens de programação, C/C++, python, linguagem de scripts. 

Local de trabalho: LPDS - Laboratório de Pesquisa em Processamento Digital de Sinais - UFSC, Florianópolis - SC
Enviar CV para: rh01@agm.com.br
A/C Jucineide.

Jucineide Crocetta Gadzinski


Copie o link desta notícia para compartilhar:


www.eng.uerj.br/noticias/1450088700-Oportunidade+Para+Engenheiro+em+Florianopolis





Comente esta notícia

(Para perguntas, verifique acima a forma de contato na notícia)
Seu nome
Seu E-mail (não será divulgado)
Seu comentário
Código de verificação (Repita a sequência abaixo)

Todos os campos são obrigatórios


Regras para comentários:
  • Comentários anônimos serão excluídos;
  • A postagem de comentários com links externos será excluída;
  • Não publicamos denúncias. Nestes casos, você deve encaminhar aos órgãos cabíveis ou indicados na notícia;
  • Comentários que fujam ao teor da matéria serão excluídos;
  • Ofensas e quaisquer outras formas de difamação não serão publicadas;
  • Os autores da notícia não monitoram os comentários, portanto não há garantias que serão lidos e/ou respondidos. Procure a forma de contato na própria notícia